// ===========================================================================
// Copyright (c) 2023 Gonsin.
//
// TEL: 
// WEB: http://www.anlogic.com/
// ===========================================================================
// 实现异步转同步的操作
// ===========================================================================


module sync_block( 

	input 		clk_i,
    input 		data_i,
    output 		data_o
   
);


	parameter 	[1:0]	INITIALSE 	= 	2'b00;
    
    
    wire		data_sync_w;
    
    
    FD #(
    	.INIT(INITIALSE[0])
   	) data_sync_1 (
		.C_i(clk_i),
        .D_i(data_i),
        .Q_o(data_sync_w)           
    );
    
    
    
    FD #(
    	.INIT(INITIALSE[1])
   	) data_sync_2 (
		.C_i(clk_i),
        .D_i(data_sync_w),
        .Q_o(data_o)           
    );



endmodule
